据路透社报道，ASML 正在研发一款半导体新光刻机，价值 4 亿美元，大约有双层巴士大小，而且重量超过 200 吨，将用于生产下一代芯片，芯片终端领域可覆盖手机、笔电、汽车、AI 等。

据称，ASML 计划在 2026-2030 年，将这款设备打造成为公司旗舰产品，最早 2025 年有望将生产模型投入使用，但目前对 ASML 来说仍是一项工程挑战。

ASML 荷兰总部一位高管对路透表示，原型机有望在 2023 年上半年完工。他们说，该公司和长期研发合作伙伴 IMEC 正在现场建立一个测试实验室，也是第一个实验室，以此进一步研究机器的性能，并准备最早于 2025 年以此进行模型生产。该公司必然会遇到技术或供应链障碍，但他们几乎没有试错的余地。

与半导体行业各公司合作的非营利研究组织 IMEC 认为，在阿斯麦设立实验室，可以节省至多一年的开发时间。

阿斯麦表示，该公司接到了 5 份试点机器订单，预计将于 2024 年交付，还有来自 5 家不同客户的“5 份以上”订单，将从 2025 年开始交付更先进的生产机型。

ASML 的 EUV 项目主管 Christophe Fouquet 对此表示:“现在每一张支票都是绿色的。但是，你要知道，我们仍然需要看到这一切 (组装)。”

当然，该项目的命运对 ASML 客户也很重要，尤其是现阶段在全球半导体短缺的情况下，各大芯片制造商都在竞相扩大产能。

超大规模集成电路研究公司 (VLSI Research) 专家丹・哈奇森 (Dan Hutcheson) 没有参与 ASML 项目，他表示，这种被称为“High-NA”版 EUV 的新技术可能为一些芯片制造商提供显著优势。

“这有点像谁有最好的枪，”他说“所以 ASML 要么让它发生，要么不让它发生”，“但如果他们做到了，而你却没有得到，你将毫无疑问地错过它，并将从此失去竞争力。”

他表示，台积电在 2010 年代末首次整合了 ASML 的 EUV 光刻机，从而令英特尔等一众竞争对手黯然失色。去年刚上任的英特尔 CEO 帕特・盖尔辛格也因此发誓不会在 High-NA 上再犯同样的错误。

先进光刻技术是衡量芯片制造上限的关键因素，而这种 High-NA 光刻技术有望降低 66% 的尺寸大小。而在芯片制造领域，虽然目前的 3nm、5nm 已经不代表实际栅极宽度，但肯定还是越小越好。

荷兰银行 InsingerGilissen 的分析师 Jos Versteeg 对此表示:“如果他们 (ASML) 没有取得成功，（业界）将很难继续沿用摩尔定律。”不过他指出，工程师们过去也曾克服过类似的质疑。

自 2000 年以来，ASML 迅速从日本竞争对手尼康 (Nikon) 和佳能 (Canon) 手中夺走了大部分市场份额，后两者目前主要专注于较老的工艺技术，而 ASML 目前手握 90% 以上的市场份额，甚至没有哪家竞争对手有想法去砸天文数字的开发费赌一个不确定的未来。

 

据悉，目前 ASML 每台机器的成本高达 1.6 亿美元，而各大芯片制造商还计划在未来几年投资逾 1000 亿美元建造额外的制造厂，以满足进一步的半导体需求。

官方曾透露，这种 High-NA 机器将比现有机器大 30%，而之前的机器已经大到难以想象，甚至需要三架波音 747 来装载它们。

当然，ASML 无论是开发还是组装都需要全球供应链的紧密配合，由各行各业最顶级的工匠整合一系列复杂的组件，同时也面临着巨大的挑战，例如德国蔡司 (Carl Zeiss) 在真空中制造的一个由抛光、超光滑曲面镜组成的光学系统。

InsingerGilissen 的 Versteeg 表示，尽管 ASML 享有近乎垄断的地位，但其“定价取决于机器的生产率”。与此同时，它还必须把 EUV 工具卖给越来越少的高端芯片制造商，其中包括存储芯片制造商 SK 海力士 (SK Hynix) 和美光 (Micron)。

“现在，就像其他所有产品一样，我们在供应链上看到了一些压力，如果你今天问我，这可能是我们在 High-NA 上面临的最大挑战。”