上个月，三星在京畿道华城工厂V1生产线，举行了采用下一代GAA（Gate-All-Around）架构晶体管技术的3nm代工产品发货仪式。台积电（TSMC）作为第一大晶圆代工厂，其3nm工艺的生产也提上了日程。

如果将N3和N5初期工艺做比较，前者预计会带来10%到15%的性能提升（相同功耗和复杂程度），或者降低25%-30%的功耗（相同频率和晶体管数量），同时会将逻辑密度提高约1.6倍。据了解，明年的N3E在N3基础上减少了EUV光罩层数，从25层减少到21层，虽然逻辑密度低了8%，但仍然比N5制程节点要高出60%。

台积电从2022年到2025年，将陆续推出N3、N3E、N3P、N3X等制程，后续还会有优化后的N3S制程，可涵盖智能手机、物联网、车用芯片、HPC等不同平台的使用需求。台积电在N3制程节点仍使用FinFET（鳍式场效应晶体管），不过可以使用FINFLEX技术，扩展了工艺的性能、功率和密度范围，允许芯片设计人员使用相同的设计工具集为同一芯片上的每个关键功能块选择最佳选项，进一步提升PPA（功率、性能、面积）。

台积电总裁魏哲家在近期的法人说明会上表示，目前N3制程的进度符合预期，2022年下半年量产后也具备不错的良品率，在HPC和智能手机的驱动下，到2023年将会有稳定的输出，并在2023年上半年开始为台积电的营收做出贡献。