台积电宣布量产3纳米芯片

12月29日，台积电举行了3纳米芯片量产仪式，宣告这一全球最大芯片代工厂的最新生产技术正式步入产能扩充阶段。

在仪式上，台积电还宣布了明年二季度揭幕2纳米工厂的计划。

和过去低调的作风不同，台积电这次的扩厂典礼，可以说是历年最大规模。

此次台积电投资高达605亿美元，比在美国亚利桑那州的400亿美元投资足足高出了50％，而且美国的3nm，得等到2026年。

苹果公司目前正在研发的最新一代AI芯片A17预计将于明年下半年发布；

而下一代的苹果Mac电脑使用的M3芯片预计也有望使用3纳米技术。

保持领头地位在不断尝试

台积电早已为3nm技术和产能扩张奠定了坚实的基础。

而此次高调宣布3nm的量产，也是为了逐步替代已经推出超过两年的5nm技术。

过去1年多来，3nm芯片良率拉升难度飙升，台积电为此已不断修正 3nm蓝图，且划分出N3、N3E等多个家族版本。

台积电正试图保持其全球最先进半导体供应商的地位。

台积电正转向下一代芯片制造业务，而此时全球电子需求正受到经济衰退威胁的打击。

台积电今年将资本支出计划削减了至少10％，至360亿美元。

一些分析师警告称，该公司可能会在2023年进一步推迟扩张支出。

留给台积电坚持晶体管架构的机会不多了

当竞争对手三星正在转向全门控晶体管设计（RibbonFET）时，台积电仍坚持使用久经考验的FinFET晶体管架构。

预计在2nm工艺推出之前，新的晶圆厂不会采用RibbonFET设计。

不过，最新的N3工艺几乎没有提供任何有关SRAM（静态随机存取存储器）的扩展。

其储存单元的面积为0．0199平方微米，与N5的0．021平方微米相比，只小了约5％。

近年来，在芯片设计上非常倚重SRAM来提高性能，目前看这条路线已经接近尽头，今后进一步提升性能、改善功耗，将不得不依靠对架构本身的改进。

由于良率控制不理想，N3B预计产量不大，后续迭代的时间窗也比较窄。目前很多厂家都在等待更新的N3E节点。

对于台积电来说，N3将是最后一个基于FinFET晶体管的通用节点，也是一个服务了至少10年的节点。

向外国建厂的巨大风险

此次在台湾高调宣布3nm量产，除了展示技术优势外，可能也是处于规避风险的考虑。

不过，虽然台积电一直没有停止在美国扩大产能，还在考虑向欧洲扩张，但更多仍然致力于台湾地区，将最先进的技术保留给台湾地区的工厂。

而对于美国工厂，按照目前的扩产时间表，美国将在两年后获得台积电4nm工艺技术，在近三年后获得3nm工艺技术，2nm工艺技术则暂无计划。

在欧美设厂，台积电必须考虑成本、人才和供应链方面的问题，而原先的成熟芯片工程师被不断外派到各地监督生产也对其现有的人才储备形成巨大压力。

只不过，现阶段似乎没有下游厂商，能为这项奢侈的技术买单了。

买不起的芯片，撑不住的市场

在台积电宣布3纳米制程量产之前，台积电在先进制程上的唯一对手三星宣布成功量产3nm芯片。

对于向来求稳的台积电来说，一旦他们公布量产，良率上能够相对可靠。但即便如此，似乎没有多少客户愿意买单，或者买得起这个单。

台积电的某位头部客户已经大幅削减了3nm芯片的订单。

目前包括苹果、英伟达、英特尔、AMD、高通、联发科都表达了让台积电代工3nm芯片的意愿。

但在上述公司中，没有一家明确公布了3nm产品的时间表。

一个最直接的原因是，这项新技术真的太贵了。

进入3nm制程后，代工端给出的价格要更加夸张。根据Digitimes的数据，未来3nm芯片量产后，晶圆的单片价格将突破20000美元，相比于7nm芯片翻了一番。

芯片设计厂商对于代工价格上涨不满，而台积电也是有苦难言。

如今各大厂商所说的5nm、3nm等概念，更多是厂商根据自身的参数定义的制程概念，这些数字本身除了表达工艺迭代之外，没有什么真正的参考意义。

而目前3nm制程的芯片既没有让性能实现翻倍，也没有让单个晶体管的成本下降。

3nm制程工艺芯片的单个晶体管的成本降低约11％，这几乎是 50 多年来主要工艺技术的最弱扩展。

尤其是在消费电子市场疲软的大背景下，芯片厂商大概率不会冒险增加成本去推动芯片制程的升级，未来行业内挤牙膏式的产品迭代或将成为常态。

台积电宣布3 nm工艺投产时间也确实非常突然。

从台积电在2 nm、3 nm等制程工艺上的表现来看，其工艺技术也是相当成熟。

因此，其他厂商在拿到台积电的订单后可能会选择跟台积电进行合作研发。

结尾：

5 nm工艺可能会成为未来芯片行业产品竞争最激烈的工艺。

对于台积电来说，要想在5 nm技术节点工艺上获得更多客户的订单，就需要把现有产品推向5 nm和3 nm技术节点。

而对于台积电和其他芯片厂商来说，他们要想获得更多5纳米、3纳米技术节点产品订单就要把现有的工艺往4纳米或3纳米技术节点发展。