全球28纳米及以上成熟制程光掩模版供应持续紧张，价格走高、交期延长。

SEMI数据显示，光掩模市场总体规模从2020年的44亿美元增长到2021年的50亿美元。

主要的独立掩模版制造商-凸版印刷株式会社（Toppan）估计，该细分产品的制造商未来十年需要投入10-20亿美元更新生产设备，这对独立于代工厂的第三方掩模版制造商而言尤其困难，由于主要销售的成熟制程掩模版利润率长期处于低位，这些厂商资本支出能力不足，同时，其上游的设备供应商由于产品线更新乃至企业破产重组，进一步加剧了设备更新困难。

Toppan估计，以65纳米节点为例，一条新的光掩模生产线预计需投资6500万美元，巨大的折旧成本可能与当前掩模版市价倒挂，长期回报率不足以激发厂商投资。

掩膜版——高精度光刻的关键

掩膜版（Photomask），又称光罩、光掩膜、光刻掩膜版等，是微电子制造中光刻工艺所使用的图形母版， 由不透明的遮光薄膜在透明基板上形成掩膜图形，并通过曝光将图形转印到产品基板上。掩膜版是芯片制造过 程中的图形“底片”，用于转移高精密电路设计，承载了图形设计和工艺技术等知识产权信息。掩模版用于芯片 的批量生产，是下游生产流程衔接的关键部分，是芯片精度和质量的决定因素之一。

掩膜版的功能类似于传统照相机的底片。制造商通常根据客户所需要的图形，用光刻机在原材料上光刻出 相应的图形，将不需要的金属层和胶层洗去，即得到掩膜版。掩膜版的原材料掩膜版基板是制作微细光掩膜图 形的感光空白板。通过光刻制版工艺，将微米级和纳米级的精细图案刻制于基板上制作成掩膜版。掩膜版的作 用主要体现为利用已设计好的图案，通过透光与非透光方式进行图像（电路图形）复制，从而实现批量生产。

掩膜版质量的优劣直接影响光刻的质量。在芯片制造过程中需要经过十几甚至几十次的光刻，每次光刻都 需要一块光刻掩膜版，每块光刻掩膜版的质量都会影响光刻的质量。光刻过程中，通常通过一系列光学系统， 将掩膜版上的图形按照 4：1 的比例投影在晶圆上的光刻胶涂层上。由于在制作过程中存在一定的设备或工艺局 限，光掩膜上的图形并不可能与设计图像完全一致，即在后续的硅片制造过程中，掩膜板上的制造缺陷和误差 也会伴随着光刻工艺被引入到芯片制造中。因此光掩膜的品质将直接影响到芯片的良率和稳定性。


昂贵的光罩

一般来说，芯片制造主要是这样一个流程，上游的IC设计公司依客户的需求设计出电路图，硅晶圆制造公司则以多晶硅为原料制造出硅晶圆。中游的IC制造公司主要的任务就是把IC设计公司设计好的电路图移植到硅晶圆制造公司制造好的晶圆上。完成后的晶圆再送往下游的IC封测厂实施封装与测试，就完成了整个制造过程。

光罩产业位于芯片制造的上游，具体来说，先把IC设计工程师完成的逻辑设计图转化成电路图，电路完成后，再把电路制作成光罩就大功告成了。之后IC制造的流程较复杂，但其实IC制造就只做一件事而已：把光罩上的电路图转移到晶圆上。

光罩代表了实现半导体器件高良率的关键要素，在IC制造过程中，光罩就是用在半导体曝光制程上的母版，这种从光罩母版的图形转换到晶圆上的过程，就像印钞机工作一样。若掩模版缺陷或图案放置错误，这一结果将在后续生产晶圆上的许多芯片中复制。

为了制造一款芯片需要几百道工序，光罩当然也不只一张，在28nm的时候，设计的时候需要用到40层光罩，而到了14nm以及10nm，光罩的需求量则上升到50层甚至是80层。

时任三星的晶圆制造资深主管Kelvin Low曾指出：“如果没有EUV，只是靠ArFi浸没式光刻去实现三倍甚至四倍pattern，那么我们认为在7nm的时候，光罩数量会上升80+层”。

光罩层数的增加，也就代表着成本的水涨船高。在一则2017年台媒的报道中，曾指出联发科2018年将暂缓7nm制程进度的主要原因就是为了降低成本。该报道中明确提到：“业界传出，联发科为节省先进制程高昂的光罩费用，明年新芯片都将以16纳米为主要投产制程，借此降低成本，挤出更多潜在获利，也符合共同执行长蔡力行过去习换降低成本减少研发支出的作风。”

对于晶圆代工厂来说，光罩的高昂费用同样成为他们竞逐先进制程的巨大阻碍。资料显示，随着众晶圆代工厂的制程辛苦走到7nm节点，采用多重曝光技术仅能做单一方向微缩，无法做2个方向的微缩，影响单位面积下所能容纳的晶体管数量，加以所需光罩数与制程数大幅增加，以往随着制程微缩，每芯片成本随之下降情况已不复见。此前有报道指出，台积电5nm全光罩流片费用大概要3亿人民币，而且费用还不包含IP授权，这其中光罩在其中占了大头。为此，联电止于12nm制程研发，格芯（GlobalFoundries）也宣告无限期停止7nm及以下先进制程发展。


抛弃光罩

光罩造价如此高昂，使得无掩膜光刻引起了人们的广泛关注。无掩模光刻技术相比传统的有掩模光刻技术，不仅省去了掩模板的制作，降低了生产成本，而且还能根据需求快速制作数字掩模图像，该技术更加灵活方便。

多电子束光刻技术（Muti-Electron Beam Lithography）就是其中的一种，该技术使用聚焦电子束在晶圆表面进行扫描并在光刻胶中形成预定义电路图形的技术，即在保持电子束光刻高分辨率特点基础上，多电子束光刻技术通过独立控制多束聚焦电子束实现并行写入，从而提高写入速度和光刻效率。

Multibeam Corporation显然是该技术的积极倡导者。Multibeam Corporation总部位于加利福尼亚州圣克拉拉，是领先的Multicolumn电子束光刻技术（MEBL）开发商。Multibeam开发了微型全静电柱，用于电子束光刻。电子束柱阵列同时并行工作，可以提高晶圆加工速度。

Multibeam Corporation认为，MEBL可以在小批量生产ASIC以及多项目晶圆MPW计划中大展宏图。Multibeam董事长兼首席执行官David K. Lam博士表示：“随着IC的激增，PC和手机等传奇性的‘杀手级应用’正被众多物联网应用（数字和模拟）所取代。”

IoT芯片通常是小型，简单的SoC，可以执行特定任务，并且在Internet上无处不在。此类芯片因大多数政府，商业，工业和消费产品中IC含量的急剧增加而得到认可。总体而言，物联网芯片制造商是大批量生产商。但是它们的单一产品批量相对较小，因为物联网应用程序多种多样且物联网市场分散。在这个对成本敏感的市场中竞争是一个真正的挑战。

小批量，采用成熟工艺节点的物联网芯片制造商得不到光学光刻设备领导者的支持。导致自2007年光学分辨率达到极限以来，DUV（193nm ArF干法或浸没式）光刻系统的进展一直很少。

因此，Multibeam Corporation认为这一领域是巨大的机会,通过创新的多功能MEBL平台支持这些服务水平不高但快速增长的市场。公司宣布的全晶圆全无掩模构图计划以及已经开始的安全芯片ID嵌入将引领这一潮流。

对此，Multibeam项目是这样进行的：将其创新的MEBL用于在45nm及先进工艺节点上对整个晶圆进行图形化，无需使用任何掩模，就可以用于后段金属连线层生产（ BEOL）处理。

其专有的MEBL技术的核心是一个小型化的电子束柱（6英寸高；1英寸直径）。柱的紧凑尺寸得益于创新的全静电设计，消除了传统电子束柱所需的大磁线圈。

Multibeam在紧凑的模块中以阵列的形式排列其微型柱。阵列中的每一个小列产生一束电子束，控制其形状和轨迹，并将其聚焦到晶圆上以写入电路图案。阵列中的所有列都独立并行写入，以在生产环境中实现前所未有的电子束写入速度。

MEBL的快速，可扩展的写作是由一个专有的数据准备系统。由于MEBL是无掩模的，DPS将行业标准GDSII或Oasis格式的数据库（其中存储了每层和所有层的IC布局数据）连接到所有MEBL列控制器。每一个MEBL列控制器分别指导其电子束在晶圆上书写图案，所有这些都是同时进行的。

每个模块包括多列阵列、精密晶圆台和高精度反馈控制，这些高精度反馈控制与高精度光刻所需的其他传感器和子系统无缝集成。小型MEBL设备模组占地面积（约2英尺×2.5英尺）约为等离子蚀刻设备模组的大小，使其与商用晶圆处理大型机台兼容，并简化了多个模组的集成。

在多模组(chamber) MEBL系统中，每个模组都可以针对特定的过程或应用进行优化。或者，所有模组都可以运行相同的进程以获得更高的吞吐量。模块化的可扩展性使其具有非凡的灵活性，以满足IC生产工厂的吞吐量和其他要求。

Multibeam还在研究如何将MEBL用于阻止IC伪造。据悉，MEBL的使用可以在常规制造过程中将独特的ID嵌入每个IC内部。在“芯片级”上对ID进行硬编码，使其几乎可以防篡改；无需昂贵的驱动电路，额外的掩膜步骤和/或特殊包装；并且可以链接到安全的数据库，以存储单个芯片数据，包括产销监管链记录，这对于验证芯片的来源至关重要。

Multibeam执着于创新技术的精神与其创始人Lam博士脱不开关系。

Lam博士毕业于MIT，之后在Texas Instruments和Hewlett-Packard 从事等离子刻蚀研究和工程。尽管等离子蚀刻在1970年代被广泛用于研发，但尚未在生产环境中证明其实用性。林发现蚀刻工艺制程波动变异的原因部分是技术原因，部分是人为原因。于是设想了一种新型的量产级等离子刻蚀机，不但可以节约人力，提高准确性，还能减少环境污染。于是，他在1980年创立了Lam Research Corporation，并在大约一年后展示了全自动蚀刻机。

几年后，Lam博士创立Multibeam Corporation并担任董事长，继续发挥其大胆的创新精神，凭借36项专利申请，Multibeam为四大应用开发多列电子束系统和平台：互补电子束光刻（CEBL）、直接电子写入（DEW）、直接沉积/蚀刻（DDE）和电子束检测（EBI）。

同行者们

Multibeam Corporation并不是第一家想到无掩膜生产芯片的厂商。在2007年，荷兰积体电路微影设备制造业者MAPPER就展示过无掩膜大量平行电子束微影技术。

以创新科技为集成电路产业开发下一世代具成本效益的微影设备，其运用大量平行的电子数，使高解析度的电子束达到超高的晶圆生产量，同时不需使用光罩，可望大幅降低未来世代集成电路制造成本。

台积电于 2008年10月宣布和MAPPER合作，以MAPPER第一台12吋无掩膜电子束微影设备，提供台积电进一步研究22奈米及更先进制程。

近来，日本也在进行相关的计划。据报道，日本横河电机将日本最早的AIST 最小晶圆厂（Mini Fab）项目投入生产。它使用0.5英寸的晶圆，并且不需要洁净室即可操作。

这个由经济产业省主导，由140间日本企业、团体联合开发的新世代制造系统，目标是透过成本与技术门槛的大幅降低，让汽车与家电厂商能自己生产所需的半导体及感应器。形同推翻台积电董事长张忠谋 30 年前所创的晶圆代工模式，重回早年飞利浦、Sony 等大厂都自己生产半导体的垂直整合时代。售卖这种生产系统的，是日本横河电机集团旗下的横河解决方案。每台外型流线、美观的制造设备，大小约与饮料自动贩卖机差不多，但各自具备清洗、加热、曝光等功能。每一台设备，都相当于一条半导体制造的生产线。一条「迷你晶圆厂」产线，所需的最小面积是大约是两个网球场的大小。也仅是一座 12 吋晶圆厂的百分之一面积。「迷你晶圆厂」能够做到如此廉价、体积小，首先是挑战业界常识的创新做法──不需要无尘室。另一个特点，就是不需要用到光罩，这又可大幅降低成本。


写在最后

综合来看，每种光刻技术都有各自的特点和优劣，掩膜光刻技术的优势在于其在转移电路图形过程中的精确性和可靠性，但随着成本的日益高涨，无掩膜技术的大规模使用成为其未来潜在的替代风险。

但现阶段无掩膜技术尚存在诸多待解决的问题，仅能满足精度要求相对较低的行业中的光刻需求，且效率较低，无法满足对图形转移精度要求高以及对生产效率有要求的行业运用。因此，掩膜光刻短期内或不存在被快速迭代的风险。

然而，世界上或许没有一种完美的技术方案，无不是在成本、效率、性能等多方因素中反复权衡，力求在行业的动态变幻中寻到一个最优解。

过去很长一段时间以来，掩模光刻技术是光刻工艺路线中的最佳选择；未来，无掩膜光刻技术或将凭借成本优势及行业布局逐渐受到行业关注。

一切皆有可能，但一切可能皆不易。