过去，大多数芯片都包含一到两项前沿技术，主要是为了跟上每隔几年每个新工艺节点的光刻技术的预期改进。这些改进是基于行业路线图，该路线图要求随着时间的推移取得可预测但不显着的收益。现在，随着大型语言模型和更多传感器推动的数据爆炸式增长，以及设计自己芯片的系统公司之间的竞争加剧，以及涉及人工智能的国际竞争日益激烈，芯片设计前沿的规则正在发生相当大的变化。

现在，渐进式改进与处理性能的巨大飞跃相结合，虽然这些改进使计算能力和分析达到了一个全新的水平，但它们也需要一套全新的权衡。

这些转变的核心是高度定制的芯片架构，其中一些涉及在最先进的工艺节点开发的小芯片。并行处理几乎是必然的，针对特定数据类型和操作的加速器也是如此。在某些情况下，这些微型系统不会进行商业销售，因为它们为数据中心提供了竞争优势。但它们也可能包括其他商用技术，例如处理核心或加速器或用于减少延迟的内存内或近内存计算技术，以及不同的缓存方案、共同封装的光学器件和更快的互连。其中许多进展多年来一直处于研究或搁置状态，现在正在全面部署。

谷歌研究院工程研究员兼机器学习系统副总裁 Amin Vahdat 在最近的 Hot Chips 2023 会议上的演讲中指出，今天的芯片可以解决十年前无法想象的问题，而机器学习将承担计算周期“越来越多的任务”。

我们在过去 50 或 60 年间开发的传统计算智慧已被抛弃。


芯片设计发生了变化

传统芯片公司、汽车原始设备制造商、无晶圆厂和非无晶圆厂IDM以及大型系统公司，现在在为特定应用寻求最佳解决方案时，不仅面临着不同的工艺节点，而且面临着更多的选择和更独特的挑战。他们都对EDA生态系统提出了更高的要求，EDA生态系统正在竞相跟上这些变化，包括各种类型的先进封装，小芯片以及对集成和定制硬件和软件的需求。


Cadence

Cadence 研发总裁Saugat Sen 说：“虽然在这个时代存在许多架构和设计挑战，但解决热问题已成为重中之重。一段时间以来，设计和实施的效率与多物理场分析的闭环集成有着错综复杂的联系。”定义系统处理器的功率和能量要求也变得越来越困难。


IBM

IBM 研究员兼 IBM Z系统架构和设计首席技术官 Christian Jacobi 表示，计算的功耗和总能源使用是一个巨大的问题，并且由于地缘政治的发展、能源成本的上升和环境问题，目前它变得越来越大的系统问题。“与此同时，由于摩尔定律基本上已经结束，作为架构师，我们希望不断为每个芯片添加特性、功能、性能和更多内核，而不会增加能源足迹。因此，我们必须更明智地管理芯片中的能源，从如何在任何时间点优化功耗与性能，如何利用并非所有计算资源都被充分利用的活动较少的时段，到减少芯片组件的功耗。”

IBM 针对其 Z Systems 的解决方案是将 AI 集成到处理器芯片中。“我们可以访问它已经存在的数据，”Jacobi 说。如果数据在处理器芯片中，并且在处理器芯片的缓存中——因为这是任何其他业务流程对这些数据进行计算的地方，例如银行交易或信用卡交易——我不需要采取该数据并将其移动到其他地方，移动到不同的设备或通过网络或通过 PCI 接口移动到连接 I/O 的适配器。相反，我们有本地化的 AI 引擎，我可以在那里访问这些数据。我不必将它转到不同的设备。这显然大大减少了执行 AI 的能源足迹。实际的计算本身，加法和乘法，它们仍然消耗功率。


是德科技

这对生态系统的其他部分意味着会变得更加复杂，因为并非每个芯片或封装都会以相同的方式做事。是德科技新市场高级经理兼数字孪生项目经理 Chris Mueth 表示：“为了支持生态系统和产品复杂性，仍然需要做出许多改变。产品复杂性是主要驱动力，因为每个人都想要更多的小型化。每个人都希望他们拥有的产品具有更多功能。所以需要更多的集成。虽然看起来我们正在接近渐近条件，但我认为我们还有解决办法。”

事实上，摩尔定律路线图上至少还有几个工艺节点，所有这三个领先的代工厂——三星、台积电和英特尔——都有延伸到 1.x 纳米范围的路线图。“这非常重要，因为我们必须使晶体管更小，原因有两个，”Mueth 说。“一个是速度，另一个是热量。当您在芯片上为无数晶体管计时，您会产生大量热量。解决这个问题的方法是缩小所有内容，但在某个时候我们会达到一个渐近峰值。”

Rambus

Rambus 的杰出发明家 Steven Woo 对此表示赞同。“现在 Dennard 缩放已经基本停止，你真的无法再可靠地降低功率了，”他说。“因此，如果你想继续获得性能，并且想继续增加计算密度，你将不得不想办法吸走热量。”

例如，在电动汽车中，这意味着 ECU 必须在整个电气系统中电源非常有限的情况下进行设计。传统上，硬件设计人员通过添加多种模式来解决此类问题，这些模式可以被关闭和监控，以衡量系统正在做什么，例如放慢速度。

“我们在人工智能中看到的更多可能会在所有领域发挥作用的是，软件工程师真正了解系统性能和系统精度之间的权衡，”Woo 说。“如果他们在带宽、能量或其他方面受到某种限制，他们就会把它变成一个软件问题。如果他们需要更多带宽，他们可以降低数字的精度，并且专门针对降低精度或稀疏性进行训练。在人工智能领域，系统的软件端和硬件端之间有一个整体的集成视图。在过去的 20 年中，以同样的方式，考虑到缓存大小和处理器架构，程序员被迫变得更加了解架构。未来，程序员必须更加了解系统中的功率限制等问题，并尝试使用工具和 API，让他们以性能换取功耗。”

在汽车领域尤其如此，芯片需要随着时间的推移可靠运行，并且需要随着算法和通信协议的变化而更新。


Fraunhofer

“我们看到的一大趋势是对健康状况的监测，”Fraunhofer IIS 自适应系统部工程设计方法负责人 Roland Jancke 说。“如果您在设计时不再能够控制芯片，那么您需要在运行期间进行监控并切换到备件或其他一些备份。对于汽车电子，您需要考虑操作过程中可能发生的一切。但如果你说，'让我们根据零件故障的可能性来开发这个，'然后你投入了一些备件，那么你将超出你的货币预算。”

Jancke 说，关键是能够在紧急情况下故障转移到另一个系统，但这可能是一个非常复杂的过程。与芯片设计中正在进行的许多变化一样，它需要打破一些传统的孤岛，在这些孤岛中，系统、半导体、封装和软件工程师在异构架构上协同工作。


Movellus

“异构架构并不是一个新概念，”Movellus 产品、营销和规划高级副总裁 Vik Karvat 说。“它在许多垂直领域得到了发展和扩展，包括移动、汽车和人工智能。现在的不同之处在于异构计算元素更大、更强大。英伟达的 Hopper + Grace 解决方案、英特尔的 Sapphire Rapids 和 Falcon Shore 平台就是例证。然而，随着这些元素变得越来越大，并且数据中心计算需求和密度目标继续保持其几何级增长曲线，异构单片机将过渡到异构小芯片方法以继续扩展。这需要系统、半成品和包装公司齐心协力。”

中科院利用AI技术开发出芯片设计技术，开发出全球首款无需人工干预，完全由AI人工智能设计的芯片，由此将绕开美国控制的EDA工具，在芯片设计方面将不再受美国的限制。

为了确保芯片自主权，芯片采用了RISC-V架构，以纯国产的65纳米工艺生产，而性能方面已与Intel的486相当，虽然性能与当下的差距较大，但是胜在这款芯片从芯片架构、芯片设计到芯片制造都实现了全国产化。

人工智能引入芯片行业已成风潮

据了解中科院发布的用AI人工智能设计的芯片可以大幅提升芯片设计速度，芯片设计时间只有现有EDA工具开发时间的千分之一，这将为国产芯片的设计提供许多可能性，中科院将人工智能引入芯片设计可谓开辟了芯片技术研发的先河，这套技术预计未来将可以应用于14纳米乃至7纳米、5纳米芯片，而完全舍弃美国的EDA工具。

将人工智能技术引入芯片行业其实已在业内风行，最先将AI技术引入芯片行业的是台积电，台积电与NVIDIA合作，由NVIDIA为台积电开发了人工智能技术cuLitho，如此可以大幅提升芯片光刻的效率，同时大幅降低了光刻的错误，这还为台积电节省了大量电力，降低了成本。

芯片行业引入人工智能辅助，在于如今的芯片异常复杂，以人工设计或制造芯片的难度越来越大，毕竟一枚芯片动辄就是数百亿颗晶体管，而引入人工智能可以更快地处理芯片内部的结构，同时通过计算机模拟可以从中发现问题，而不是如之前那样只能等到流片之后再找出问题，那样不仅浪费时间，还会造成巨额的成本。

如今中科院在芯片设计环节引入人工智能技术，台积电则在芯片制造环节引入人工智能，如此在芯片设计和生产整条链条中就形成了以人工智能处理芯片的闭环，加快芯片量产进程，对于芯片行业无疑是巨大的利好。