关于Chiplets（俗称小芯片，也就是将不同制程工艺的裸片die封装在一起，组成一个系统级大芯片）的发展前景，最近，有机构给出了一份非常乐观的预测报告。

据Market.us统计和预测，2023年，Chiplets市场规模为31亿美元，2024年将达到44亿美元，到2033年，将增长到1070亿美元，2024——2033年的复合年增长率（CAGR）将达到42.5%。

2023年，高性能CPU占据Chiplets市场的主导地位，份额达到41%。在高性能计算（HPC）应用领域，模块化的CPU设计提供了更高效的处理能力，CPU Chiplets与其它类型Chiplets（如GPU和内存）集成的灵活性也推动着它们的普及。

GPU Chiplets也越来越受欢迎，尤其是在高端游戏、人工智能和机器学习应用中；内存Chiplets也至关重要，特别是在需要大型快速内存池的应用中，例如大数据分析和云计算。

2023年，由于智能手机、笔记本电脑和可穿戴设备的进步，消费类电子产品以超过26%的份额主导着Chiplets应用市场；IT和电信服务应用占比在24%左右，这主要得益于数据中心的高性能计算需求增长。

2023年，亚太地区成为Chiplets的主导力量，占据了31%的市场份额，这主要得益于该地区先进的半导体制造能力和快速的技术进步。


Chiplet加速芯片原型设计

Chiplet是将满足特定功能的die（裸片），通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片。这种设计可以加快原型制作，实现快速上市。

在当前的芯片设计里，包含了CPU、GPU、DSP、ISP、NPU、Modem和接口IP等众多不同功能的单元，在高度集成化的芯片里，先进制程会对所有的单元进行性能提升。不过，设计人员很快就发现，并不是所有的功能单元都需要那么高的制程，比如接口IP和模拟电路等对工艺制程的要求都没有那么高。

于是乎，Chiplet技术对芯片设计进行了分解，从设计时就先按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组。

毫无疑问，Chiplet是非常适合用于制造复杂度高的大芯片的，可以被看作是半导体IP经过设计和制程优化后的硬件化产品，其业务形成也从半导体IP的软件形式转向到Chiplet的硬件形式。Chiplet的实现开启了IP的新型复用模式，即硅片级别的IP复用。

不仅如此，Chiplet能够显著帮助提升设计良率。芯片工艺制造的良率主要受到Bose-Einstein模型的影响，其中芯片面积、缺陷密度和掩膜版层数越大，芯片制造的良率就越低，Chiplet则能够大幅降低这几项指数，以提升良率。单个芯片的面积一般不超过800mm*800mm，如果裸芯的面积是400mm*400mm，良率才35.7%，缩小到200mm*200mm，良率会迅速提升到75%。面积缩小只是一个表象，实际上在面积缩小的同时，缺陷密度也会随之降低，撞上缺陷的概率就会降低，且芯片面积缩小往往设计复杂度也会减小，掩膜版层数也就不需要那么多了。

另外，Chiplet能够有效降低芯片的功耗，这也是PPA中一项重要的指数。比如AMD的Radeon RX 7900 XTX，通过采用Chiplet技术，每瓦性能较上一代改善了54%。

需进一步形成产业链分工

Chiplet，又称芯粒，为半导体工艺发展方向之一。业内人士认为，该方案通过将多个裸芯片进行先进封装可实现对先进制程迭代的弯道超车。

据了解，大模型时代对AI芯片的算力需求快速增加。与传统的SoC芯片方案相比，Chiplet模式具有设计灵活性、成本低、上市周期短的优势，在一定程度上可以平衡大芯片的算力需求与成本，因而成为众多企业布局和资本青睐的新方向。

Chiplet的产业规模也在不断扩大。根据Omdia预测，2024年Chiplet的全球市场规模为58亿美元，未来市场规模将高速增长，Chiplet有望成为中国突破高端芯片限制、重塑半导体产业格局的路径之一。

近年里，华为、苹果、英特尔等巨头均已自研Chiplet技术并推出相关产品。国内供应链也有序发展，今年3月份，中国Chiplet产业联盟联合国内系统、IP、封装厂商一起，共同发布了《芯粒互联接口标准》 ACC1.0，该标准为高速串口标准，着重基于国内封装及基板供应链进行优化，以成本可控及商业合理性为核心导向。据了解，目前行业正逐步构建一个开放的Chiplet生态系统。

“Chiplet技术在数据中心、高性能计算、AI和5G等领域有着广泛的应用前景。目前，相关技术已经越来越成熟，主要表现在Chiplet模块间的互连技术和制程协调管理相关技术在不断发展和进步；UCIe标准推动Chiplet技术的广泛应用；许多公司正在Chiplet上投入大量的研发资源；业内对Chiplet技术是半导体行业的一个重要趋势已形成共识。”钧山资管董事总经理王浩宇对《证券日报》记者表示。

在应用方面，Chiplet技术也在逐步从理论阶段走向实践阶段。不过，王浩宇认为，推动Chiplet技术真正广泛应用和切实落地，还需行业在几个方面进一步突破。“在互连技术上仍需突破，同时如何有效地协调和管理不同的制程，也是一个挑战；有一套标准的Chiplet接口和协议，是推动Chiplet技术落地的关键；形成有效的供应链和生态系统对于Chiplet技术的落地至关重要；Chiplet技术需持续降低成本、提高效率，如此厂商才会愿意大规模地研发和使用这种技术。”

在北京社科院研究员王鹏看来，以Chiplet为代表的技术发展将在打通行业堵点、坚实算力底座方面起到重要作用，目前Chiplet生态的发展还有很长的路，架构设计和先进封装需要齐头并进，产业链企业应形成分工，以生态协作方式共同加速Chiplet的落地。

存在的挑战也不少

要想发展到1070亿美元的市场规模，并不会一帆风顺，这一过程中，Chiplets会遇到诸多挑战。其中，标准化和互操作性是最大挑战，Chiplets市场的增长在一定程度上受到不同制造商组件之间标准化和互操作性需求的影响，因此，建立全行业标准对于Chiplets的广泛采用至关重要。

目前，各大芯片厂商在Chiplets接口的互联协议上各自为战，每家公司选择不同的技术线路和标准，往往是基于公司过往的技术积累，并不能通用，碎片化、定制化的接口标准对于Chiplets行业发展极为不利。为了解决这一难题，2022年3月，英特尔、AMD、台积电、微软、Arm等十大行业巨头宣布成立UCIe联盟。

今后，很可能会出现一种新的商业模式，即通过集成标准Chiplets来构建专用芯片，这也是一些国际大厂打造Chiplets标准的原因。通过标准的设立，可以把自家生产的芯片变成Chiplets企业使用的标准产品，集成到各种应用设备中。

除了标准和互操作性，Chiplets还面临着芯片设计和验证工具更新，以及先进封装技术升级的挑战。

从设计的角度来看，Chiplets系统在复杂度提升的同时，成品率反而在下降，而且，Chiplets的性能最终取决于性能最高的那个。这对设计和验证提出了新的要求，由于Chiplets间的堆叠和互联，设计时不仅要考虑不同的制程工艺、不同架构的集成，还要加入高速互联总线和各类接口，相比于传统大芯片设计，Chiplets方案对EDA软件的要求明显不同，目前，全球三大EDA软件厂商已经在布局对应的平台，相关的技术融合和行业并购正在或即将进行。

传统封装一般通过线路焊接的方式进行，为保证Chiplets之间更快的互联速度，会采用2.5D/3D等无需线路焊接的先进封装方式；从2D、2.5D到3D，可以理解为平面上建高楼，楼建的越高，住的人也越多，能装下的晶体管也更多。封装技术的发展也要跟上市场需求，否则，Chiplets的价值会大打折扣。