欢迎访问
破解DRAM技术困局,为何非3D不可?大厂研发进展如何?
2024-02-02 来源:贤集网
1309

关键词: 芯片 DRAM 电子元件

从目前公开的DRAM(内存)技术来看,业界认为,3D DRAM是DRAM技术困局的破解方法之一,是未来内存市场的重要发展方向。

3D DRAM与3D NAND是否异曲同工?如何解决尺寸限制等行业技术痛点?




为什么是3D DRAM?

所谓3D DRAM,是一种打破了当前陈旧的范式的,具有新结构的存储芯片。

如下图所示,传统的DRAM 被组织为一组存储体,其中包括排列成行和列阵列的存储元件。存储器阵列以存储器子阵列的分层结构分组,以实现高效布线和降低功耗。每个存储单元都被建模为晶体管电容器对,数据作为电荷存储在电容器中。每个子阵列中的各个单元也被连接到本地字线和本地位线。这个微型一电容一晶体管设计使其非常适合将大量存储单元封装到小面积中以实现高密度和高存储容量。而事实上,也有数十亿个 DRAM 单元可以被压缩到一个内存芯片上。

然而,在传统的DRAM制造中,产业几乎都是采用电路和存储器堆叠在同一平面的方法来生产DRAM,芯片制造商通过减小单元尺寸或间距来提高 DRAM 的性能。然而,他们达到了在有限空间内增加cell数量的物理极限。另一个问题是,如果电容器变得越来越薄,它们可能会崩溃。

所以,和3D NAND Flash一样往高空发展的3D DRAM成为了目标。

按照semiengineering在一篇报道中所说,通往 3D 的DRAM有两条道路,其中最直接的方法是保留当前的DRAM 技术并将多个芯片堆叠在彼此之上。这是用于高带宽存储器(HBM)的高级封装方法。常见的 HBM 芯片为 4 和 8 高,预计很快会达到 16 高。与基本 DRAM 相比,这是一种更昂贵的方法,因为在封装中堆叠die需要付出努力,但对于需要大量附近内存的应用程序(如人工智能),这是值得的。

除了这种方法外,单片堆叠的DRAM则是大家的另一个选择,相信这也是所有厂商追逐的最终目标。作为一种自然延伸,单片堆叠芯片只需少量额外步骤,但是这少量的额外步骤会导致很多困难。而为了实现这个目标,有分析人士认为3D DRAM 可以效仿3D NAND Flash,将cell翻转。因为DRAM 单元具有较小的 2D 区域,但具有较大的垂直方向电容器,使其很高且难以分层堆叠。而且,随着 2D 尺寸越来越小,电容器越来越薄,它必须加长以保持足够的电荷。

但是,如果将其翻转到一边并旋转 90 度,则可以使用每层位线的阶梯设计对单元进行分层。这样,在 DRAM 制造过程中用于制作层的光刻图案化工艺可用于所有层——所谓的共享图案化——进而简化了制造工艺。

同时,研究者们也开始探索无电容的3D DRAM,当中就包括Dynamic Flash Memory、VLT技术、Z-RAM和基于IGZO-FET等技术的方案。但从目前的消息看来,三大存储巨头(三星、SK海力士和美光)并没有披露更多的细节。

但毫无疑问,这都是他们前进的方向。


业界持续发力3D DRAM

DRAM市场高度集中,目前主要由三星电子、SK海力士和美光科技等厂商主导,值得一提的是,这三家共同占据了DRAM整个市场的93%以上。

据TrendForce集邦咨询研究显示,在2023年第三季度DRAM市场中,三星的市占率为38.9%,居位全球第一、其次是SK海力士(34.3%)、美光科技(22.8%)。

据业界人士预计,3D DRAM市场将在未来几年快速增长,到2028年将达到1000亿美元。

目前,3D DRAM处于早期研发阶段,包括三星等各方正在加入研发战局,竞争激烈,以引领这一快速增长的市场。


三星:4F2 DRAM

三星从2019年开始了3D DRAM的研究,并在这一年的10月宣布开发出业界首个12层 3D-TSV(硅通孔)技术。2021年,三星在其DS部门内建立了下一代工艺开发研究团队,专注该领域研究。

在2022年的SAFE论坛上,三星列出了Samsung Foundry 的整体3DIC历程,并表示将准备用一种逻辑堆栈芯片SAINT-D,来处理DRAM堆叠问题,其设计目的是想将八个HBM3芯片集成到一个巨大的中介层芯片上。



2023年5月,据《The Elec》引用知情人士消息称,三星电子在其半导体研究中心内组建了一个开发团队,以量产4F2结构DRAM,其目标是将4F2应用于10纳米或以下节点的DRAM制程,因为以目前的技术预计会面临线宽缩减的极限。报道称,如果三星4F2 DRAM存储单元结构研究成功,在不改变节点的情况下,与现有的6F2 DRAM存储单元结构相比,芯片DIE面积可以减少30%左右。

同年10月,三星电子在“内存技术日”活动上宣布,计划在下一代10纳米或更低的DRAM中引入新的3D结构,而不是现有的2D平面结构。该计划旨在克服3D垂直结构缩小芯片面积的限制并提高性能,将一颗芯片的容量增加100G以上。

三星电子去年在日本举行的“VLSI研讨会”上发表了一篇包含3D DRAM研究成果的论文,并展示了作为实际半导体实现的3D DRAM的详细图像。

据《The Economictimes Times》报道,三星电子于近日称已在美国硅谷开设了一个新的R&D研究实验室,专注于下一代3D DRAM芯片的开发。该实验室位于硅谷Device Solutions America(DSA)运营之下,负责监督三星在美国的半导体生产,并致力于开发新一代的DRAM产品。


SK海力士:将IGZO作为3D DRAM的下一代通道材料

SK海力士认为,3D DRAM可以解决带宽和延迟方面的挑战,并已在2021年开始研究。

据韩媒《BusinessKorea》去年报道,SK海力士提出了将IGZO作为3D DRAM的新一代通道材料。

IGZO是由铟、镓、氧化锌组成的金属氧化物材料,大致分为非晶质-IGZO和晶化IGZO(c-IGZO),其中,c-IGZO是一种物理、化学稳定的材料,在半导体工艺过程中可保持均匀的结构,SK海力士研究的正是这种材料。

据业界人士表示,IGZO 的最大优势是其低待机功耗,这种特点适合要求长续航时间的DRAM芯晶体管。通过调节In、Ga、ZnO等三个成分的组成比,很容易实现。


NEO:3D X-DRAM密度可提高8倍

美国存储器技术公司NEO Semiconductor推出其突破性技术 3D X-DRAM,为解决DRAM 容量瓶颈。

3D X-DRAM是第一个基于无电容器浮体单元(FBC)技术的类似3D NAND的DRAM单元阵列结构。其技术逻辑与3D NAND Flash类似,通过堆叠层数提高存储器容量,类似3D NAND Flash芯片的FBC 技术,增加一层光罩就形成垂直结构,有良率高、成本低、密度大幅提升等优点。



据 Neo 的估计,3D X-DRAM技术可以实现 230层128 Gb 密度,这是当今 DRAM 密度的 8 倍。NEO提出,每10年容量提升8倍的目标,将在2030到2035年间实现1Tb的容量,较现DRAM核心容量达64倍提升,满足ChatGPT等AI应用对高性能和大容量存储器半导体的增长需求。

NEO联合创始人兼首席执行官Andy Hsu认为,3D X-DRAM将是半导体行业未来绝对的增长动力。


日本研究团队:BBCube 3D,比DDR5高30倍

日本东京理工大学研究团队提出了一种名为BBCube的3D DRAM 堆栈设计技术,该技术可以让处理单元和动态随机存取存储器(DRAM)之间更好地集成。

BBCube 3D最显著的方面是实现了处理单元和DRAM之间的三维而非二维连接。该团队使用创新的堆叠结构,其中处理器管芯位于多层DRAM之上,所有组件通过硅通孔(TSV)互连。

BBCube 3D 的整体结构紧凑、没有典型的焊料微凸块以及使用 TSV 代替较长的电线,共同有助于实现低寄生电容和低电阻,在各方面改善了该器件的电气性能。



该研究团队评估了新体系结构的速度,并将其与两种最先进的存储器技术(DDR5和HBM2E)进行了比较。研究人员称,BBCube 3D有可能实现每秒1.6兆字节的带宽,比DDR5高30倍,比HBM2E高4倍。

此外,由于BBCube具有低热阻和低阻抗等特性,3D集成可能出现的热管理和电源问题可得到缓解,新技术在显著提高带宽的同时,比特访问能量分别为DDR5和HBM2E的1/20和1/5。


NAND 与DRAM依然是存储主角

根据Yole Group调查机构的数据显示,在2022年独立记忆体(Stand-alone Memory)整体市场达到了1440亿美元。其中DRAM占比55.4%,NAND占比40.8%。剩下的NOR、(NV)SRAM/FRAM、EEPROM、新型非易失存储(PCM, ReRAM and STT-MRAM)等占比3.8%。

2023整体存储市场将达到800亿美元。预计2024年市场需求将基本复苏。特别在预测2028存储市场中,整体市场将会有10%的增长,市场达到2560亿美元。看到DRAM和NAND的比例依然是占据绝对的地位,预计在2028年DRAM达到上升12%,NAND市场会上升8%,NOR市场会上升5%,剩下的存储器市场份额基本不会有太大的变化。

从NAND市场营收/合约价来看,2023年也是近几年的最低点了,其实从2023年9月份开始,价格已经开始上扬了,目前很多厂家都提升了合约价,2024年这些价格会继续攀升。2023年没有囤货的,只能望价格哀叹了!



Baidu
map