AMD芯片公司的高级管理人员表示，未来的 AMD 处理器可能会配备特定领域的加速器，甚至有些加速器是由第三方创建的。
高级副总裁 Sam Naffziger 在周三发布的一段视频中与 AMD 首席技术官 Mark Papermaster 交谈，强调了小芯片标准化的重要性。
“特定领域的加速器，这是获得每瓦每美元最佳性能的最佳方式。因此，这对于进步绝对是必要的。您无法承担为每个领域制作特定产品的费用，所以我们可以做什么拥有一个小芯片生态系统——本质上是一个库，”Naffziger 解释道。
他指的是Universal Chiplet Interconnect Express (UCIe)——一种用于 Chiplet 通信的开放标准，自2022 年初创建以来，赢得了 AMD、Arm、英特尔和 Nvidia 等主要行业参与者以及许多其他较小品牌的广泛支持也。
自 2017 年推出第一代 Ryzen 和 Epyc 处理器以来，AMD 一直处于小芯片架构的前沿。从那时起，House of Zen 的小芯片库已经发展到包括多个计算、I/O 和图形芯片，将其组合并封装在其消费者和数据中心处理器中。
这种方法的一个例子可以在 AMD 的 Instinct MI300A APU 中找到，该 APU于 2023 年 12 月推出，封装了 13 个单独的小芯片（四个 I/O 芯片、六个 GPU 芯片和三个 CPU 芯片）以及八个 HBM3 内存堆栈。
Naffziger 表示，未来，像 UCIe 这样的标准可能会让第三方构建的小芯片进入 AMD 封装中。他提到硅光子互连——一种可以缓解带宽瓶颈的技术——有潜力将第三方小芯片引入 AMD 产品。
Naffziger 认为，如果没有低功耗芯片间互连，该技术就不可行。
他解释说：“你之所以选择光学连接，是因为你想要巨大的带宽。因此，你需要每比特能量较低才能实现这一目标，而封装内的小芯片是获得最低能量接口的方法。”他补充说，他认为向共同封装光学器件的转变“即将到来”。
为此，几家硅光子初创公司已经在推出能够实现这一目标的产品。例如，Ayar Labs开发了一种兼容 UCIe 的光子芯片，该芯片已集成到英特尔去年构建的原型图形分析加速器中。
共封光学将是下一风口
近来，随着ChatGPT、Sora等AI大模型加速问世，对作为底层基础设施的算力提出了更高的需求，作为算力关键基础设施的光模块，承担着数据中心内设备互联的角色，CPO则是光模块未来的一种演进形式，被视为AI高算力下的高能效比方案。据上市公司世纪华通表示，伴随AI算力高存储、高计算、高传输的需求，光模块需要使用CPO工艺以提升光电传输效率，为AI算力服务器提供强大的传输能力。
对于CPO的后市机会，机构整体持有乐观观点。咨询机构LightCounting认为，CPO技术最大的应用场景是在HPC和AI簇领域的CPU、GPU以及TPU市场。到2026年，HPC和AI簇预计成为CPO光器件最大的市场。CPO出货量预计将从800G和1.6T端口开始，于2024至2025年开始商用，2026至2027年开始规模上量。据其预测，全球CPO端口的销售量将从2023年的5万增长到2027年的450万，4年时间将提升90倍。
高速率光模块最有希望
数据中心使用的光模块，存在平均约为3~4年的迭代周期。新易盛业务拓展总监张金双在接受《中国电子报》记者采访时表示：“当前国外云计算数据中心使用的光模块正处于从400G到800G过渡的阶段，国内的换代速度慢一些，主要还在使用400G这一代光模块。”
市场对光模块传输速率的需求与数据中心中搭载的CPU/GPU等算力产品所需的带宽有关。“如果是计算性能很高、带宽需求比较大的GPU，那么要配合其发挥作用，就需要使用更高速率的光模块。”张金双表示。也正是因此，当前全球对高速光模块需求走在最前列的就是海外云服务商，尤其是AI应用已经开始了800G光模块的部署。
林韬表示，在国内，光模块的传输速率过去多年都是由运营商电信网络需求驱动。在2020年以后，更多的是由互联网资讯商——尤其是数据中心的需求驱动。“数据中心网络的迭代速度远远快于之前的运营商网络建设速度，如果现有技术无法满足需求，那么将带动CPO等新兴技术加快产品应用步伐。”
影响光模块数据传输速率的因素有这样几个：其一是是数据通道的封装数量，其二是单通道速率，其三是编码方式。
除了光模块传输速率，功耗是云数据中心用户，尤其是AI应用的另一个重要的关注指标。降低功耗，也就成为光模块企业需要重点思考的问题。“更高速率、更低功耗一直是产业努力的方向。“张金双表示，”通过光模块内部芯片和器件工艺升级、集成度提高，光模块的速率持续提升、单位比特的功耗持续下降。”
因此，不论是提高光模块传输速率，还是降低其传输功耗，封装技术升级都占了非常重要的部分。在这样的情况下，CPO成为产业技术方向的新宠。
2024年或是硅光芯片元年
自上世界80年代发明以来，硅光芯片由于制备难度大的缺点，场景一直相对比较局限。但硅光芯片最近的突破性进展包括引入了在硅上制造有源光学元件的创新方法，并在几年内实现了量产，未来硅光技术进展有望加速。根据知名咨询机构Yole对市场数据的统计和预测，2022年全球硅光市场规模达到6,800万美元，受益于用于提升光纤网络容量的数据中心收发器的推动，预期2028年全球硅光市场规模将达到6亿美元，期间硅光芯片年复合增长率预估为44%。
硅光芯片中的光器件可以分为有源器件和无源器件。有源器件包括激光器、调制器和光电探测器；无源器件包括平面波导、光栅或边缘耦合器等。基于这些器件，可以构成光发射/接收芯片，并开展阵列化的应用，最终通过光子集成技术（PIC）来实现硅光芯片。硅光产业可分为三个层次：硅光器件、硅光芯片和硅光模块。硅光器件包括光源、调制器、探测器、波导等，是实现各种功能的基本单元；硅光芯片是指将光发送集成芯片、光接收集成芯片、光收发集成芯片、相同功能器件阵列化集成芯片（探测器阵列芯片、调制器阵列芯片等）等若干基本器件进行单片集成；硅光模块是指进一步将光源、硅光器件/芯片、外部驱动电路等集成到一个模块，包括光收发模块、光接收模块和光收发一体模块等，是系统级的硅光产品形态。
业内认为，硅光芯片可以分为三个阶段：第一阶段为硅器件逐步取代分立元器件，即用硅把光通信底层器件做出来，达到工艺的标准化；第二阶段为集成技术从耦合集成向单片集成演进，实现部分集成，再把这些器件像堆积木一样组合起来，集成不同的芯片；第三阶段为光电一体技术融合，实现光电全集成化。根据中科院半导体研究所的王启明院士介绍，目前硅光芯片技术正发展到第二阶段。硅光芯片要实现大规模应用，需要依托硅材料与不同种类光电材料的异质集成，以充分发挥各种材料的优异特性。
国家政策不断鼓励硅光芯片发展。2017年11月28日，工信部正式批复同意武汉建设国家信息光电子创新中心，该中心由光迅科技、烽火通信、亨通光电等多家企业和研发机构共同参与建设，汇聚了国内信息光电子领域超过60%的创新资源，承载着解决我国信息光电子制造业“关键和共性技术协同研发”及“实现首次商业化”的战略任务，着力破解信息光电子“缺芯”的局面。工信部2017年底发布的《中国光电子器件产业技术发展路线图（2018-2022年）》指出，目前高速率光芯片国产化率仅3%左右，要求2022年中低端光电子芯片的国产化率超过60%，高端光电子芯片国产化率突破20%。2023年11月，国家自然科学基金委员会提出，要资助CMOS兼容的硅光器件、接口及硅基三维集成工艺等。此外，2024年两会上，中科院微电子所研究员王宇建议，将硅光芯片产业发展明确列为政府支持范围，并鼓励企业、资本、人才聚集硅光芯片产业链，推动相关细分领域产业化。
在政策带动下，各地政府也纷纷入局。上海市明确提出发展光子芯片与器件，重点突破硅光子、光通讯器件、光子芯片等新一代光子器件的研发与应用，对光子器件模块化技术、给予CMOS的硅光子工艺、芯片集成化技术、光电集成模块封装技术等方面的研究开展重点攻关。2018年10月，由重庆市政府重磅打造的国家级国际化新型研发机构联合微电子中心有限责任公司在重庆注册成立，首期投资超100亿元。2023年9月，湖北省人民政府提出搭建国际领先的硅光芯片创新平台，支持武汉新芯、国家信息光电子创新中心等单位建设国内首个12英寸商用硅光芯片创新平台。
目前硅光行业由海外公司主导。2024年2月22日在国际固态电路大会（ISSCC 2024）上，台积电正式公布了其用于高性能计算 （HPC）、人工智能芯片的全新封装平台。台积电的新封装技术通过硅光子技术，使用光纤替代传统I/O电路传输数据。而另一大特点是，使用异质芯片堆栈在IC基板上，采用混合键合来最大化I/O，这也使得运算芯片和HBM高带宽存储器可以安装在硅中介层上。这一封装技术将采用集成稳压器来处理供电的问题。
去年以来，台积电已频频传出布局硅光及CPO（光电共封装）的动向。2023年末有消息称，台积电正与博通、英伟达等大客户联手开发硅光及CPO光学元件等新品，最快2024年下半年开始迎来大单，2025年有望迈入放量产出阶段。业内分析称，高速资料传输目前仍采用可插拔光学元件，随着传输速度快速进展并进入800G时代、未来更将迎来1.6T至3.2T等更高传输速率，功率损耗及散热管理问题将会是最大难题。而半导体业界推出的解决方案，便是将硅光子光学元件及交换器ASIC，通过CPO封装技术整合为单一模组，此方案已开始获得微软、Meta等大厂认证并采用在新一代网路架构。2024年或将成为“硅光元年”。
