为缓解CoWoS先进封装产能吃紧问题，供应链透露，英伟达（NVIDIA）正规划将其「地表最强AI芯片」GB200提早导入面板级扇出型封装（FOPLP），从原订2026年提前到2025年，提前引爆面板级扇出型封装商机。

外资最新报告也证实相关信息，并点出英伟达GB200超级芯片供应链已经启动，目前正在设计微调和测试阶段，商机一触即发。

外资最新报告预估，从CoWoS先进封装产能研判，今年下半年估计将有42万颗GB200送至下游市场，明年产出量上看150万~200万颗。

整体来看，在CoWoS产能供不应求的趋势下，扩产速度跟不上需求的脚步，业界预期将让同样是先进封装的面板级扇出型封装，成为纾解AI芯片供应的利器。

当前FOPLP技术指标弱于台积电的CoWoS，但其潜在优势是容纳更多的IO数、成本更低、存在产能突破瓶破的可能性。


什么是FOPLP（扇出面板级封装）技术？

扇出面板级封装是基于重新布线层（RDL）工艺，将芯片重新分布在大面板上进行互连的先进封装技术，能够将多个芯片、无源元件和互连集成在一个封装内。FOPLP与传统封装方法相比，提供了更大的灵活性、可扩展性和成本效益。

扇出型面板级封装可以理解为扇出晶圆级封装的延伸，是在多晶粒集成的需求，加上进一步降低生产成本的考量下，所衍生而出的封装技术。

因此，扇出型板级封装具备显著的效能提升和成本降低优势。其高面积利用率有效减少了浪费，同时能够在一次封装过程中处理更多的芯片，显著提高了封装效率，形成强大的规模效应，从而具有极强的成本优势。

据Yole的报告显示，FOWLP（扇出型晶圆级封装）技术的面积使用率<85%，FOPLP面积使用率>95%，这使得300mmx300mm的面板比同尺寸12英寸的晶圆可以多容纳1.64倍的die，这导致生产过程中生产速率的差异。

同时，随着基板面积的增加，芯片制造成本逐渐下降。从200mm过渡到300mm大约能节省25%的成本，而从300mm过渡到板级封装，则能节约高达66%的成本。

综合FOPLP的各项优势来看，英伟达、AMD、英特尔等AI芯片大厂导入扇出型面板级封装，除了希望借此缓解CoWoS先进封装产能吃紧，导致AI芯片供应不足的问题之外。

另一方面，主流厂商也试图尝试利用FOPLP封装技术降低成本，弥补先进制程芯片研发和制造成本不断上升的困难。


FOPLP产业进程

全球方面，三星是FOPLP技术绝对的引领者。

在2018年，三星在其Galaxy手表上采用了扇出型面板级封装APE-PMIC，这是FOPLP的全球首次量产。

日月光也是最早布局FOPLP技术的厂商，其于2019年完成产线建置，2020年量产，应用于RF、FEM、Power和Server领域。

但总体来说，目前FOPLP产业的发展尚处于早期阶段，受到良率、供应链不完善、设备研发、标准化问题、散热等多重挑战。

目前，在中国台湾地区封测厂当中，力成布局面板级扇出型封装脚步最快，该公司为抢进高阶逻辑芯片封装，已通过旗下竹科三厂全面锁定面板级扇出型封装和TSV CIS（CMOS图像传感器）等技术，强调通过扇出型封装，可进行异质整合IC。

力成先前曾说，正向看待面板级扇出型封装时代带来的商机，且与晶圆级扇出型封装相较，面板级扇出型封装产出的芯片面积多了2~3倍。

面板大厂群创则看好2024是集团跨足半导体的「先进封装量产元年」，扇出型面板级封装产品线一期产能已被订光，并规划于今年第三季度量产出货。

群创董事长洪进扬强调，先进封装技术（PLP）通过重布线（RDL）连接芯片，满足要求高可靠度、高功率输出且高质量的封装产品，取得国际一线客户的封装制程与信赖性认证，良率也获得客户肯定，今年即可量产。

在头部大厂的带动下，中国大陆扇出面板级封装厂商正在乘胜追击，已经量产或具备生产能力。

中科四合：深圳中科四合致力于为AI、通信、汽车、工业、消费类等多个领域提供高性能、高可靠性的功率芯片及模组解决方案。中科四合是国内最早将大板级扇出封装（FOPLP）技术量产于功率芯片/模组的供应商之一，公司产品涵盖多种二极管、MOSFET、GaN、电源模组等功率芯片/模组。中科四合在深圳龙华区和厦门海沧区均设有制造工厂，2017年已规模量产。针对功率芯片及模组产品定义，中科四合基于基板湿法工艺全新开发了一套板级扇出封装工艺和生产线，可实现低成本、高散热、大电流、三维集成、低寄生参数的功率芯片/模组解决方案。

奕成科技：奕成科技是国内板级高密封装技术领域的领先者，主要从事板级系统封测集成电路业务，载板尺寸为510mmx 515mm，技术平台可对应2D FO、2.xD、3D PoP、Embedded Die四大板级系统集成技术方案，在芯片偏移控制、翘曲度、RDL等核心工艺指标上已达行业领先水准。2023年4月，奕成科技高端板级系统封测集成电路项目点亮投产，标志着其首座板级高密系统封测工厂正式进入客户认证及批量试产阶段。

矽磐微电子：华润微电子于2018年成立矽磐微电子（重庆）公司从事面板级封装业务，面板级封装技术有效解决了Chiplet封装成本高昂的问题，更适用于功率类半导体封装异构集成化。

矽迈微电子：合肥矽迈微电子建成了国内首条具备量产能力的基板扇出封装生产线，并率先完成工艺开发，客户认证和试验量产，量产产品包括电源管理类，射频类，系统模块等。

佛智芯微电子：广东佛智芯微电子结合现有半导体制程工艺设备和后道载板制程工艺装备的优势，打造了半加成法扇出封装先进的线路创成工艺（i-FOSATM），具备工艺先进 、成本合理、供应链安全的特性，建设国内首条高性价比板级扇出型封装研发线和示范线，旨在打通Chip-First、Chip-Last、3D/SiP核心工艺。同时，为增加板级封装技术创新与合作，佛智芯通过建立“板级扇出封装创新联合体”，打造产业链共性平台，联合体成员包含亚智、华为、华进等40多名国内外企业。

天芯互联：天芯互联为深南电路全资子公司，同样拥有FOPLP平台，为客户提供高集成小型化的半导体器件模组封装解决方案和半导体测试接口解决方案。

...

此外，扇出型面板级封装发展还需要更多厂商的参与和投入。


先进半导体封装技术趋势谁来驱动？

与单片IC相比，先进半导体封装有助于加快产品上市并降低成本。先进互连技术则可以提供低功耗、低延迟和高带宽连接，同时使集成电路良率更高，系统性能更好，还可以在同一封装中异构集成不同的硅IC或组件。

HPC芯片集成是推进先进封装的一大动力。处理器-内存差需要提高内存带宽来弥合，2.5D封装的HBM可以做到这一点。新兴的Al训练HPC也需要更多带宽，在逻辑上3D堆叠SRAM可进一步提升带宽，堆叠也能继续缩小3D键合间距，满足更高的带宽要求。

由于HPC先进封装的互连长度很短，将存储器3D堆叠在逻辑之上或反之亦然，这被认为是实现超高带宽的最佳方法。不过，其局限性包括逻辑IC中用于功率和信号的大量硅通孔（TSV）需要大量占位面积，管理逻辑IC存在高散热问题。

针对这些问题，发展路径有两条：一是利用TSV实现3D堆叠，主要用于存储器，使逻辑IC的I/O数量减少；二是开发2.5D封装技术，以有效耗散来自暴露的逻辑IC的热量。这些短期解决方案可在充分实现3D堆叠的潜力之前实现同构和异构集成。

另一大动力是数据中心服务器加速器，包括GPU小芯片封装（如GPU+GPU、GPU+Cache）、GPU+HBM集成（GPU+HBM）、FPGA小芯片集成等。2022年，相关封装单元的出货量为1920万个，根据预测，到2034年将超过2022年七倍以上。